3D & 晶圆级封装
带直通硅通孔（TSV）和面对面堆叠芯片的堆叠芯片的点胶应用
概述
3D 包正在兴起半导体封装 解决严重的技术挑战，例如小型化、更快的互连、电源节省以及前端过程中节点转换的限制。 典型的 3D 封装结构是具有硅通孔（TSV）和微凸块互连的堆叠管芯，以及用于两个管芯的具有微凸块的面对面互连。 这些是硅“裸片”基础结构。
晶圆级封装（WLP）是具有再分布层的模制芯片组件，称为晶圆级 CSP（WLCSP）。 这是一个封装的组件基础结构。 许多行业领导者正在开发堆叠 WLCSP，就像 3D 封装结构一样，以提供廉价的 3D 封装替代方案。
这两个包现在经常被归为一类。 由于它们的封装结构相似，因此面临的挑战也相似。 它们需要底部填充来填充堆叠模具或成型组件之间的间隙。 微凸块太小，无法用模塑料填充间隙，因此毛细管底部填充是最流行的方法。 为了提高生产力，需要晶圆上芯片工艺： 芯片堆叠在晶圆上进行多次，其中包括作为底部芯片的另一个功能。 然后这些堆叠的裸片被底部填充物填充。 晶圆上分配了数十到数百个裸片： 非常紧凑的分配，与下一个堆叠管芯有数百微米的距离。 点胶底部填充 因此，堆叠管芯之间的距离很窄，因此成为主要挑战之一： 小点尺寸、点胶位置精度和生产率。 生产力不仅意味着更快的点胶，而且更窄的距离更适合晶圆上的更多管芯。
服务于 3D 封装和 WLP 行业的关键点胶应用包括：