3D&ウェーハレベル 包装
スルー シリコン ビア (TSV) を使用したスタック ダイおよびフェース ツー フェース スタック ダイのディスペンス アプリケーション
概要
3Dパッケージが登場半導体 包装 業界は、小型化、相互接続の高速化、電源 の節約、フロントエンド プロセスでのノード遷移の制限などの深刻な技術的課題に対処する必要があります。 典型的な3Dパッケージ構造は、シリコン貫通ビア (TSV) とマイクロバンプ相互接続を備えたスタック ダイ、および2つのダイのマイクロバンプを備えた対面相互接続です。 これらはシリコン「ダイ」ベース構造です。
ウェーハ レベル パッケージ (WLP) は、ウェーハ レベルCSP (WLCSP) と呼ばれる再配線層を備えたモールド ダイ コンポーネントです。 これは、パッケージ化されたコンポーネント ベース構造です。 多くの業界リーダーは、3Dパッケージの安価な代替品を提供するために、3Dパッケージ構造と同様にスタックWLCSPを開発しています。
現在、これら2つのパッケージは、しばしば一緒に分類されます。 パッケージ構造が似ているため、課題も似ています。 積み重ねられた金型または成形部品の間のギャップを埋めるために、アンダーフィルが必要です。 マイクロ バンプはモールド コンパウンドでギャップを埋めるには小さすぎるため、キャピラリー アンダーフィルが最も一般的な方法です。 生産性のために、チップオンウェーハプロセスが望まれます: チップスタッキングは、ボトムダイとしての別の機能を含むウェーハ上で複数回行われます。 次に、これらの積み重ねられたダイにアンダーフィルが充填されます。 数十から数百のダイがウェーハに割り当てられます。 次の積み重ねられたダイまで数百ミクロンの距離で非常にタイトな割り当て。 分注アンダーフィル したがって、スタックされたダイ間の距離は、距離が狭いため、重要な課題の1つです。 小さなドットサイズ、塗布位置精度、生産性。 生産性は、ディスペンスが高速になるだけでなく、ウェーハ上のダイ数が多いほど距離が狭いことを意味します。
3D包装 およびWLP業界に対応する主要な塗布アプリケーションは次のとおりです。