3D& 웨이퍼 레벨 패키징
관통 실리콘 비아(TSV) 및 대면 적층 다이가 있는 적층 다이용 디스펜싱 애플리케이션
개요
3D 패키지가 등장하고 있습니다. 반도체 패키징 업계에서는 소형화, 더 빠른 상호 연결, 전원 절약 및 프런트 엔드 프로세스의 노드 전환 제한과 같은 심각한 기술적 문제를 해결합니다. 일반적인 3D 패키지 구조는 TSV(Through Silicon Via) 및 마이크로 범프 상호 연결이 있는 적층 다이와 2개의 다이에 대한 마이크로 범프가 있는 대면 상호 연결입니다. 이들은 실리콘 "다이" 기본 구조입니다.
WLP(웨이퍼 레벨 패키지)는 WLCSP(웨이퍼 레벨 CSP)라고 하는 재배포 레이어가 있는 몰드 다이 구성 요소입니다. 이것은 패키지된 구성 요소 기본 구조입니다. 많은 업계 리더들이 3D 패키지에 대한 저렴한 대안을 제공하기 위해 3D 패키지 구조와 마찬가지로 적층형 WLCSP를 개발하고 있습니다.
이 두 패키지는 종종 함께 분류됩니다. 패키지 구조가 비슷하기 때문에 도전 과제도 비슷합니다. 적층형 다이 또는 성형 부품 사이의 간격을 채우기 위해 언더필이 필요합니다. 마이크로 범프는 몰드 화합물이 틈을 채우기에는 너무 작기 때문에 모세관 언더필이 가장 널리 사용되는 방법입니다. 생산성을 위해 칩 온 웨이퍼 공정이 필요합니다. 칩 스택은 웨이퍼에서 여러 번 수행되며, 여기에는 하단 다이로서의 또 다른 기능이 포함됩니다. 그런 다음 이러한 스택 다이는 언더필로 채워집니다. 수십에서 수백 개의 다이가 웨이퍼에 할당됩니다. 다음 스택 다이까지 수백 미크론 거리의 매우 빡빡한 할당. 분배 언더필 따라서 적층된 다이 사이는 좁은 거리 때문에 주요 과제 중 하나입니다. 작은 도트 크기, 디스펜스 위치 정확도 및 생산성. 생산성은 더 빠른 디스펜싱뿐만 아니라 웨이퍼의 더 많은 다이에 대해 더 좁은 거리가 더 좋다는 것을 의미합니다.
3D 패키징 및 WLP 산업을 지원하는 주요 디스펜싱 애플리케이션은 다음과 같습니다.